REPORTE: “LATCH R-S”

OBJETIVO

Implementar un latch R-S así mismo de la verificación de su tabla de verdad.

INTRODUCCION

El latch lógico más simple es el RS, donde R y S representan los estados 'reset' y 'set' respectivamente. El latch es construido mediante la interconexión retroalimentada de puertas lógicas NOR (negativo OR), o bien de puertas lógicas NAND (aunque en este caso la tabla de verdad tiene salida en lógica negativa para evitar la incongruencia de los datos). El bit almacenado está presente en la salida marcada como Q, y Q´ su complementación (valor negativo a Q).

DESARROLLO

Se construyo a través de dos compuertas NOR como se muestra en el diagrama (imagen 1), el circuito debe tener dos entradas, set para establecer el latch es decir ponerlo en 1  y reset para restablecerlo es decir borrarlo o ponerlo en 0, las salidas Q y   son complementarias.

Imagen 1

CONCLUSIONES

Al tener dos entradas para el ingreso de datos (S y R), tenemos 4 posibles combinaciones (recordando que 2^n representa las combinaciones posibles con datos binarios, donde 'n' representa el número de bits a trabajar). Cada combinación define el estado presente en Q,V

El funcionamiento del latch R-S con entrada activa a nivel alto se deriva del   comportamiento de la puerta NOR. Si una de las entradas de una puerta NOR (de dos entradas) se mantiene a ‘0’ la salida será la inversa de la otra  entrada. En consecuencia si en el latch R y S son  ‘0’, la salida del circuito se mantendrá en el  estado en el estuviera. Si la entrada R del latch se pone a ‘1’ mientras que la entrada S permanece a ‘0’, la salida Q se pondrá a ‘0’ sin importar su estado previo y a su vez la salida negada, Q se pondrá a ‘1‘, el latch pasará al estado de Reset. Si ahora R vuelve  a ‘0’ el circuito entrará de nuevo en su modo de memoria. De manera similar si S se lleva a ‘1’ mientras R permanece a ‘0’, entonces la salida negada Q se pondrá a ‘0’, con lo que la salida Q se colocará a ‘1’.